CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - 32-bit IEEE floating point

搜索资源列表

  1. add(FLP).32位元的浮点数加法器

    0下载:
  2. 一个32位元的浮点数加法器,可将两IEEE 754格式内的值进行相加,A 32-bit floating-point adder can be both within the IEEE 754 format to add value
  3. 所属分类:VHDL编程

    • 发布日期:2017-03-23
    • 文件大小:9769
    • 提供者:TTJ
  1. div(FLP).rar

    0下载:
  2. 是Nios II處理器下客製化指令的一個32位元浮點數除法器,可將兩IEEE 754格式的值進行相除,Nios II processors are customized instruction under a 32-bit floating-point divider can be two format IEEE 754 value division
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:18360
    • 提供者:TTJ
  1. IEEE754.zip

    0下载:
  2. 依據IEEE-754 浮點數標準,將32 bit的Hex,轉換為浮點數,From 32-bit Hexadecimal Representation To Decimal Floating-Point for the IEEE-754 floating-point standard
  3. 所属分类:Windows Develop

    • 发布日期:2017-03-30
    • 文件大小:35551
    • 提供者:lan_chia_fan
  1. Hi-tech_PICC9.50.rar

    0下载:
  2. 软件简介:HI-TECH PICC 是一款高效的C编译器,支持Microchip PICmicro 10/12/14/16/17系列控制器。是一款强劲的标准C编译器,完全遵守ISO/ANSI C,支持所有的数据类型包括24 and 32 bit IEEE 标准浮点类型。智能优化产生高质量的代码。属于第三方开发工具。能和MPLAB整合,内嵌开发环境(HI-TIDE)。 Hi-tech PICC Compiler v8.注册码 Serial: HCPIC-88888 First Na
  3. 所属分类:软件工程

    • 发布日期:2013-04-11
    • 文件大小:5121852
    • 提供者:李武
  1. mul(FLP)

    2下载:
  2. 一个32位元的浮点数乘法器,可将两IEEE 754格式的值进行相乘-A 32-bit floating-point multipliers, can be two format IEEE 754 values multiplied
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:1765
    • 提供者:TTJ
  1. IEEE_754_Floating_Point_Conversion_from_32_bit_He

    0下载:
  2. conversion From 32-bit Hexadecimal Representation To Decimal Floating-Point Along with the Equivalent 64-bit Hexadecimal and Binary Patterns
  3. 所属分类:Other systems

    • 发布日期:2017-04-07
    • 文件大小:8693
    • 提供者:DK
  1. IEEE_754_Floating_Point_Conversion_from_floating_

    0下载:
  2. IEEE-754 Floating-Point Conversion From Decimal Floating-Point To 32-bit and 64-bit Hexadecimal Representations Along with Their Binary Equivalents
  3. 所属分类:Other systems

    • 发布日期:2017-04-08
    • 文件大小:11001
    • 提供者:DK
  1. fpu100_latest.tar

    1下载:
  2. 这是一个32位的浮点运算单元(FPU),它可以根据IEEE754标准被完全编译。此FPU已被硬件测试和被软件仿真通过。-This is a 32-bit floating point unit (FPU),It can do arithmetic operations on floating point numbers. The FPU complies fully with the IEEE 754 Standard. The FPU was tested and simulated in h
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2016-12-20
    • 文件大小:1981120
    • 提供者:赵恒
  1. ADSP-21262

    0下载:
  2. High performance 32-bit/40-bit floating-point processor Code compatibility—at assembly level, uses the same instruction set as other SHARC DSPs Single-instruction multiple-data (SIMD) computational architecture— two 32-bit IEEE floating-point
  3. 所属分类:Development Research

    • 发布日期:2017-03-30
    • 文件大小:507942
    • 提供者:ak
  1. ADSP_2126x_HRM

    0下载:
  2. High performance 32-bit/40-bit floating-point processor Code compatibility—at assembly level, uses the same instruction set as other SHARC DSPs Single-instruction multiple-data (SIMD) computational architecture— two 32-bit IEEE floating-point
  3. 所属分类:source in ebook

    • 发布日期:2017-04-10
    • 文件大小:1542551
    • 提供者:ak
  1. Floating-Point-Adder

    1下载:
  2. 浮点数加法器IP核的vhd设计。浮点数加法运算是运输中使用最高的运算,结合vhdl和EPGA可编程技术,完成具有5线级流水线结构、符合IEEE 754浮点标准、可参数化为单、双精度的浮点数加法器。-Floating point adder design IP core vhd. Floating-point addition operation is used in most transport operations, combined with vhdl and EPGA programmab
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-22
    • 文件大小:154913
    • 提供者:凌音
  1. 1-3

    0下载:
  2. 设浮点数采用IEEE的32位标准浮点格式,求两个浮点数之和或之差,例如 0.97702828142+0.97570213004=? 0. 97570213004-0.97702828142=?-Based 32-bit floating point using IEEE standard floating-point format, seeking the sum of two floating-point numbers, or the difference between, for
  3. 所属分类:assembly language

    • 发布日期:2017-04-06
    • 文件大小:662
    • 提供者:影子
  1. fpu100_latest.tar

    0下载:
  2. This a 32-bit floating point unit (FPU), which I developed in a project within the Vienna University of Technology. It can do arithmetic operations on floating point numbers. The FPU complies fully with the IEEE 754 Standard-This is a 32-bit floating
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-08
    • 文件大小:1970362
    • 提供者:amin
  1. sqrt-base-on-fpga

    0下载:
  2. 对一种改进的不恢复余数的开方算法(non - restoring square - root algorithm)进行了讨论 ,并将其应用于基于 IEEE 754 标准的32 位浮点格式的开方运算中 ,以一款 FPGA 为载体 ,实现了进行运算的基本电路。对目前存在的几种开方 算法进行了评述 ,分析了他们的优缺点 ,提出了改进的不恢复余数开方算法模块化的设计思路与关键电路 ,并分析了仿真和 逻辑综合的结果 ,证明了该算法运算速度较快且占用资源极少的特点。-An improved no
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:125577
    • 提供者:
  1. ISO_14496-3_Audio-Amd2

    0下载:
  2. This subpart of ISO/IEC 14496-3 describes the MPEG-4 Audio Lossless Coding (ALS) algorithm for lossless coding of audio signals. MPEG-4 ALS is a lossless compression scheme for digital audio data, i.e. the decoded data is a bit-identical rec
  3. 所属分类:File Formats

    • 发布日期:2017-11-06
    • 文件大小:658490
    • 提供者:j0hnnypl4y
  1. FPU

    1下载:
  2. 32位单精度浮点运算单元,遵从IEEE 754标准,持浮点加、减、乘、除等运算。-32-bit single-precision floating-point unit;comply with the IEEE 754 standard;support floating-point add, subtract, multiply operations.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-11
    • 文件大小:115962
    • 提供者:gingercorn
  1. ieee754_32

    0下载:
  2. Converts a floating point value to IEEE 754 32 bit binary representation. Sign Bit: 1 Exp: 2 to 9 Frac: 10:32 Single-precision floating-point format is a computer number format that occupies 4 bytes (32 bits) in computer memory and r
  3. 所属分类:matlab

    • 发布日期:2017-03-28
    • 文件大小:249979
    • 提供者:Bluffer
  1. r600_blit

    0下载:
  2. Converts unsigned integer into 32-bit IEEE floating point representation.
  3. 所属分类:Linux-Unix program

    • 发布日期:2017-04-14
    • 文件大小:4345
    • 提供者:tenkobang
  1. Code

    0下载:
  2. IEEE-754 Floating-Point Conversion From 32-bit Hexadecimal Representation To Decimal Floating-Point in 8051.. Usable PID and PLC and mostly 485 anable devices for Read Floating Data-IEEE-754 Floating-Point Conversion From 32-bit Hexadecima
  3. 所属分类:SCM

    • 发布日期:2017-04-29
    • 文件大小:65899
    • 提供者:SHAILESH
  1. float---16to10

    0下载:
  2. 工业中采集到的数据常为32位的浮点数(浮点数是采用IEEE标准实际有效位为低23位)。本程序实现32位浮点数转换为10进制的实数。转换方法严格按照转换算法。-In the industrial data collected is often a 32-bit floating point Numbers (floating point number is real effective by the IEEE standard for low 23). This procedure realize
  3. 所属分类:SCM

    • 发布日期:2017-04-12
    • 文件大小:1283
    • 提供者:李东青
« 12 »
搜珍网 www.dssz.com